⌂ Home › News › Cadence Klaim AI Maestro Efisienkan Desain Chip, Token Hemat 5 Kali Lipat
News

Cadence Klaim AI Maestro Efisienkan Desain Chip, Token Hemat 5 Kali Lipat

Ilustrasi desain chip semikonduktor dengan kecerdasan buatan
A A Text Size16px

Cadence memperkenalkan portofolio model AI Maestro yang dirancang khusus untuk desain semikonduktor dan sistem.

Hasil awal menunjukkan kualitas hasil meningkat hingga 30 persen dan efisiensi token hingga lima kali lipat dibandingkan model dasar serbaguna.

Portofolio ini menopang empat AI Super Agents: AuraStack, ChipStack, InnoStack, dan ViraStack.

Model-model tersebut bekerja bersama alat otomatisasi desain elektronik (EDA) dan otomatisasi desain sistem (SDA) milik Cadence.

Pendekatan pembelajaran terintegrasi

Peningkatan itu berasal dari lingkungan pembelajaran yang terintegrasi secara vertikal.

Lingkungan ini memadukan pengetahuan domain Cadence, data teknik terkurasi, agen, alat EDA dan SDA, serta rangkaian evaluasi.

Algoritme dan pemecah masalah deterministik menilai hasil berdasarkan tujuan teknik, batasan, dan kebenaran dasar, sehingga tercipta putaran umpan balik tertutup untuk pembelajaran penguatan.

Presiden dan CEO Cadence Anirudh Devgan menilai pekerjaan teknik yang rumit membutuhkan kecerdasan mendalam yang khusus untuk bidangnya.

“Model-model khusus domain kami memungkinkan AI Super Agents menggerakkan alat-alat EDA dan SDA Cadence dengan keterampilan dan efisiensi yang luar biasa,” ujarnya.

NVIDIA sebagai mitra Cadence menyoroti pentingnya umpan balik dari alat EDA dan pemecah masalah deterministik dalam pembelajaran penguatan.

“Dengan mendasarkan pembelajaran penguatan pada umpan balik dari alat EDA dan pemecah masalah deterministik, kami dapat mengajarkan agen untuk membuat keputusan desain yang lebih baik,” kata Wakil Presiden dan Manajer Umum Bidang Rekayasa Industri dan Komputasi NVIDIA Tim Costa.

About the Author
Anna Suleta

Anna Suleta

🔗 Related Post
📰 Latest Updates